GALLUCCI, STEFANO
GALLUCCI, STEFANO
DIPARTIMENTO DI ELETTRONICA, INFORMAZIONE E BIOINGEGNERIA
34.3 A 4.75GHz Digital PLL with 45.8fs Integrated-Jitter and 257dB FoM Based on a Voltage-Biased Harmonic-Shaping DCO with Adaptive Common-Mode Resonance Tuning
2025-01-01 Gallucci, Stefano; Tesolin, Francesco; Salvi, Pietro; Rizzini, Daniele Lodi; Moleri, Riccardo; Buccoleri, Francesco; Rossoni, Michele; Castoro, Giacomo; Dartizio, Simone Mattia; Samori, Carlo; Lacaita, Andrea Leonardo; Levantino, Salvatore
A 380μW and -242.8dB FoM Digital-PLL-Based GFSK Modulator with Sub-20μs Settling Frequency Hopping for Bluetooth Low-Energy in 22nm CMOS
2025-01-01 Dartizio, S. M.; Castoro, G.; Gallucci, S.; Rossoni, M.; Moleri, R.; Tesolin, F.; Salvi, P.; Karman, S.; Lacaita, A. L.; Levantino, S.
A 58.9fs-Jitter Fractional-N Digital PLL Using a Double-Edge Variable-Slope DTC
2025-01-01 Fagotti, D.; Dartizio, S. M.; Tesolin, F.; Moleri, R.; Trotta, G. R.; Rossoni, M.; Gallucci, S.; Salvi, P.; Castoro, G.; Lodi Rizzini, D.; Lacaita, A. L.; Levantino, S.
A Fractional-N Digital-PLL Based on a Power-Gated Ring-Oscillator and a Frequency-Stabilizing Loop Achieving 74fs Jitter Under 3mVpp Supply Ripple
2025-01-01 Rossoni, M.; Moleri, R.; Lodi Rizzini, D.; Salvi, P.; Gallucci, S.; Castoro, G.; Tesolin, F.; Lacaita, A. L.; Dartizio, S. M.; Levantino, S.