TOMBOLAN, GIACOMO

	Nome completo
	
					TOMBOLAN, GIACOMO
				
	Afferenza
	
					DIPARTIMENTO DI ELETTRONICA, INFORMAZIONE E BIOINGEGNERIA
				
	Pagina personale
	
Scheda docente sul sito di Ateneo

Mostra records

Risultati 1 - 3 di 3 (tempo di esecuzione: 0.006 secondi).

11.3 A 500MS/s 12b Pipe-SAR ADC Using a Triple-Cascode FIA with Virtual Supply Extension

2026-01-01 Rocco, Michele; Zanoletti, Gabriele; Ceroni, Alessia; Tombolan, Giacomo; Be', Gabriele; Ricci, Luca; Levantino, Salvatore; Lacaita, Andrea Leonardo; Bertulessi, Luca; Samori, Carlo; Bonfanti, Andrea Giovanni

A 500-MS/s 12-bit Pipeline-SAR ADC Using a PVT-Robust Triple-Cascoded FIA With Virtual Supply Extension

2026-01-01 Rocco, Michele; Zanoletti, Gabriele; Ceroni, Alessia; Tombolan, Giacomo; Be, Gabriele; Ricci, Luca; Levantino, Salvatore; Lacaita, Andrea L.; Bertulessi, Luca; Samori, Carlo; Bonfanti, Andrea G.

Power-Reduction Technique for Time-to-Digital Converters in 28-nm CMOS process

2025-01-01 Tombolan, Giacomo; Samori, Carlo; Bonfanti, Andrea; Bertulessi, Luca

Titolo	Data di pubblicazione	Autori
11.3 A 500MS/s 12b Pipe-SAR ADC Using a Triple-Cascode FIA with Virtual Supply Extension	1-gen-2026	Michele RoccoGabriele ZanolettiAlessia CeroniGiacomo TombolanGabriele Be'Luca RicciSalvatore LevantinoAndrea Leonardo LacaitaLuca BertulessiCarlo SamoriAndrea Giovanni Bonfanti
A 500-MS/s 12-bit Pipeline-SAR ADC Using a PVT-Robust Triple-Cascoded FIA With Virtual Supply Extension	1-gen-2026	Rocco, MicheleZanoletti, GabrieleCeroni, AlessiaTombolan, GiacomoBe, GabrieleRicci, LucaLevantino, SalvatoreLacaita, Andrea L.Bertulessi, LucaSamori, CarloBonfanti, Andrea G. + -
Power-Reduction Technique for Time-to-Digital Converters in 28-nm CMOS process	1-gen-2025	Giacomo TombolanCarlo SamoriAndrea BonfantiLuca Bertulessi

RE.PUBLIC@POLIMI pubblicazioni di ricerca del Politecnico di Milano

TOMBOLAN, GIACOMO

11.3 A 500MS/s 12b Pipe-SAR ADC Using a Triple-Cascode FIA with Virtual Supply Extension

A 500-MS/s 12-bit Pipeline-SAR ADC Using a PVT-Robust Triple-Cascoded FIA With Virtual Supply Extension

Power-Reduction Technique for Time-to-Digital Converters in 28-nm CMOS process