FIUMICELLI, GABRIELE

	Nome completo
	
					FIUMICELLI, GABRIELE
				
	Afferenza
	
					DIPARTIMENTO DI ELETTRONICA, INFORMAZIONE E BIOINGEGNERIA
				
	Pagina personale
	
Scheda docente sul sito di Ateneo

Mostra records

Risultati 1 - 3 di 3 (tempo di esecuzione: 0.003 secondi).

High-Precision Digital-to-Time Converter with High Dynamic Range for 28 nm 7-Series Xilinx FPGA and SoC Devices

2024-01-01 Garzetti, Fabio; Lusardi, Nicola; Corna, Nicola; Fiumicelli, Gabriele; Cattaneo, Federico; Bonanno, Gabriele; Costa, Andrea; Ronconi, Enrico; Geraci, Angelo

Optimal Implementation of Tapped Delay Line Time-to-Digital Converters in 20 nm Xilinx UltraScale FPGAs

2024-01-01 Morabito, Mattia; Lusardi, Nicola; Garzetti, Fabio; Fiumicelli, Gabriele; Bonanno, Gabriele; Ronconi, Enrico; Costa, Andrea; Geraci, Angelo

Scalable Time Measurement System based on a Multi-FPGA Architecture

2023-01-01 Ronconi, E.; Costa, A.; Lusardi, N.; Garzetti, F.; Bonanno, G.; Fiumicelli, G.; Deren, M.; Geraci, A.

Titolo	Data di pubblicazione	Autori
High-Precision Digital-to-Time Converter with High Dynamic Range for 28 nm 7-Series Xilinx FPGA and SoC Devices	1-gen-2024	Garzetti, FabioLusardi, NicolaCorna, NicolaFiumicelli, GabrieleCattaneo, FedericoBonanno, GabrieleCosta, AndreaRonconi, EnricoGeraci, Angelo + -
Optimal Implementation of Tapped Delay Line Time-to-Digital Converters in 20 nm Xilinx UltraScale FPGAs	1-gen-2024	Morabito, MattiaLusardi, NicolaGarzetti, FabioFiumicelli, GabrieleBonanno, GabrieleRonconi, EnricoCosta, AndreaGeraci, Angelo + -
Scalable Time Measurement System based on a Multi-FPGA Architecture	1-gen-2023	Ronconi, E.Costa, A.Lusardi, N.Garzetti, F.Bonanno, G.Fiumicelli, G.Deren, M.Geraci, A.

RE.PUBLIC@POLIMI pubblicazioni di ricerca del Politecnico di Milano

FIUMICELLI, GABRIELE

High-Precision Digital-to-Time Converter with High Dynamic Range for 28 nm 7-Series Xilinx FPGA and SoC Devices

Optimal Implementation of Tapped Delay Line Time-to-Digital Converters in 20 nm Xilinx UltraScale FPGAs

Scalable Time Measurement System based on a Multi-FPGA Architecture