On how to accelerate iterative stencil loops: A scalable streaming-based approach

CATTANEO, RICCARDO;NATALE, GIUSEPPE;SCIUTO, DONATELLA;SANTAMBROGIO, MARCO DOMENICO
2015

ACM TRANSACTIONS ON ARCHITECTURE AND CODE OPTIMIZATION
FPGAs; Power efficiency; Streaming architectures; Hardware and Architecture; Software; Information Systems
File in questo prodotto:
File Dimensione Formato  
a53-cattaneo.pdf

Accesso riservato

: Publisher’s version
Dimensione 1.09 MB
Formato Adobe PDF
1.09 MB Adobe PDF   Visualizza/Apri   Richiedi una copia
On How to Accelerate Iterative Stencil Loops_11311-986765_Santambrogio.pdf

accesso aperto

: Post-Print (DRAFT o Author’s Accepted Manuscript-AAM)
Dimensione 1.21 MB
Formato Adobe PDF
1.21 MB Adobe PDF Visualizza/Apri

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: http://hdl.handle.net/11311/986765
Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus 24
  • ???jsp.display-item.citation.isi??? 11
social impact