A polyhedral model-based framework for dataflow implementation on FPGA devices of iterative stencil loops
NATALE, GIUSEPPE;STRAMONDO, GIULIO;CATTANEO, RICCARDO;SCIUTO, DONATELLA;SANTAMBROGIO, MARCO DOMENICO
2016-01-01
File in questo prodotto:
| File | Dimensione | Formato | |
|---|---|---|---|
|
a77-natale.pdf
Accesso riservato
:
Publisher’s version
Dimensione
2.63 MB
Formato
Adobe PDF
|
2.63 MB | Adobe PDF | Visualizza/Apri |
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
