FESTA, BIAGIO
FESTA, BIAGIO
DIPARTIMENTO DI ELETTRONICA, INFORMAZIONE E BIOINGEGNERIA
Mostra
records
Risultati 1 - 1 di 1 (tempo di esecuzione: 0.006 secondi).
Titolo | Data di pubblicazione | Autori | File |
---|---|---|---|
Optimizing streaming stencil time-step designs via FPGA floorplanning | 1-gen-2017 | Rabozzi, MarcoNatale, GiuseppeFESTA, BIAGIOMiele, AntonioSantambrogio, Marco D. |