A High-Level Synthesis Flow for the Implementation of Iterative Stencil Loop Algorithms on FPGA Devices

NACCI, ALESSANDRO ANTONIO;RANA, VINCENZO;BRUSCHI, FRANCESCO;SCIUTO, DONATELLA
2013-01-01

Proceedings of the 50th Annual Design Automation Conference
9781450320719
File in questo prodotto:
Non ci sono file associati a questo prodotto.

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11311/736968
Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus 23
  • ???jsp.display-item.citation.isi??? 6
social impact