High-Resolution Programmable Delay Line IP-Core based on Digital-to-Time Converter for FPGAs
Corna, N.;Garzetti, F.;Lusardi, N.;Costa, A.;Ronconi, E.;Geraci, A.
2022-01-01
File in questo prodotto:
| File | Dimensione | Formato | |
|---|---|---|---|
|
High-Resolution_Programmable_Delay_Line_IP-Core_based_on_Digital-to-Time_Converter_for_FPGAs.pdf
Accesso riservato
:
Publisher’s version
Dimensione
980.39 kB
Formato
Adobe PDF
|
980.39 kB | Adobe PDF | Visualizza/Apri |
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
