Using High-Level Synthesis to model System Verilog procedural timing controls

Pozzoni, Luca Ezio;Ferrandi, Fabrizio;
2023-01-01

2023
Design, Automation & Test in Europe Conference & Exhibition (DATE)
979-8-3503-9624-9
File in questo prodotto:
File Dimensione Formato  
date2023_timingcontrols.pdf

accesso aperto

: Pre-Print (o Pre-Refereeing)
Dimensione 580.25 kB
Formato Adobe PDF
580.25 kB Adobe PDF Visualizza/Apri

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11311/1251607
Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus 0
  • ???jsp.display-item.citation.isi??? ND
social impact