POZZONI, LUCA EZIO
POZZONI, LUCA EZIO
DIPARTIMENTO DI ELETTRONICA, INFORMAZIONE E BIOINGEGNERIA
Mostra
records
Risultati 1 - 1 di 1 (tempo di esecuzione: 0.01 secondi).
Titolo | Data di pubblicazione | Autori | File |
---|---|---|---|
Using High-Level Synthesis to model System Verilog procedural timing controls | 1-gen-2023 | Pozzoni, Luca EzioFerrandi, Fabrizio + |