Multi-Channel High-Resolution Digital-to-Time Pattern Generator IP-Core for FPGAs and SoCs
Corna, N.;Ronconi, E.;Lusardi, N.;Garzetti, F.;Salgaro, S.;Costa, A.;Geraci, A.
2021-01-01
File in questo prodotto:
| File | Dimensione | Formato | |
|---|---|---|---|
|
Multi-Channel_High-Resolution_Digital-to-Time_Pattern_Generator_IP-Core_for_FPGAs_and_SoCs.pdf
Accesso riservato
:
Publisher’s version
Dimensione
2.75 MB
Formato
Adobe PDF
|
2.75 MB | Adobe PDF | Visualizza/Apri |
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
