Low Effort, High Accuracy Network-on-Chip Power Macro ModelingIntegrated Circuit and System Design. Power and Timing Modeling, Optimization and Simulation
ZACCARIA, VITTORIO;
2004-01-01
File in questo prodotto:
| File | Dimensione | Formato | |
|---|---|---|---|
|
L1.pdf
Accesso riservato
:
Post-Print (DRAFT o Author’s Accepted Manuscript-AAM)
Dimensione
280.37 kB
Formato
Adobe PDF
|
280.37 kB | Adobe PDF | Visualizza/Apri |
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
