ReCPU: a Parallel and Pipelined Architecture for Regular Expression Matching / I. Bonesana; M. Paolieri; M. Santambrogio. - (2007), pp. 19-24. ((Intervento presentato al convegno International Conference on Very Large Scale Integration, IFIP VLSI-SoC 2007 tenutosi a Atlanta, Georgia, USA nel October 15-17, 2007.
Titolo: | ReCPU: a Parallel and Pipelined Architecture for Regular Expression Matching |
Autori: | |
Data di pubblicazione: | 2007 |
Handle: | http://hdl.handle.net/11311/265076 |
Appare nelle tipologie: | 04.1 Contributo in Atti di convegno |
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.