Senju: A Framework for the Design of Highly Parallel FPGA-based Iterative Stencil Loop Accelerators
Emanuele Del Sozzo;Davide Conficconi;Marco D. Santambrogio;
2023-01-01
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.