Senju: A Framework for the Design of Highly Parallel FPGA-based Iterative Stencil Loop Accelerators

Emanuele Del Sozzo;Davide Conficconi;Marco D. Santambrogio;
2023-01-01

2023
9781450394178
File in questo prodotto:
Non ci sono file associati a questo prodotto.

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11311/1247778
Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus ND
  • ???jsp.display-item.citation.isi??? ND
social impact