RE.PUBLIC@POLIMI pubblicazioni di ricerca del Politecnico di Milano

A Parallel, Energy Efficient Hardware Architecture for the merAligner on FPGA Using Chisel HCL

Di Tucci, Lorenzo;CONFICCONI, DAVIDE;COMODI, ALESSANDRO;Santambrogio, Marco D.
2018-01-01
2018
Proceedings of the 2018 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW)
978-1-5386-5555-9
04.1 Contributo in Atti di convegno
File in questo prodotto:
Non ci sono file associati a questo prodotto.

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11311/1061303
Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus 9
  • ???jsp.display-item.citation.isi??? 6
social impact