Sfoglia per Autore
Reduction of fault detection costs through testable design of sequential architectures with signal feedbacks
1993-01-01 Bombana, M.; Buonanno, G.; Cavalloro, P.; Ferrandi, Fabrizio; Sciuto, Donatella; Zaza, G.
Reduction of fault detection costs through a BDD formalism
1994-01-01 Ferrandi, Fabrizio
ALADIN: a multilevel testability analyzer for VLSI system design
1994-01-01 M., Bombana; G., Buonanno; P., Cavalloro; Ferrandi, Fabrizio; Sciuto, Donatella; G., Zaza
Towards WSI testable devices: an improved scan insertion technique
1995-01-01 Bolchini, Cristiana; G., Buonanno; Ferrandi, Fabrizio; Sciuto, Donatella; M., Bombana; P., Cavalloro; G., Zaza
Data-path testability analysis based on BDDs
1995-01-01 Buonanno, G.; Ferrandi, Fabrizio; Sciuto, Donatella
A Wafer Level Testability Approach Based on an Improved Scan Insertion Technique
1995-01-01 Bolchini, Cristiana; M., Bombana; G., Buonanno; P., Cavalloro; Ferrandi, Fabrizio; Sciuto, Donatella
BDD-based testability estimation of VHDL designs
1996-01-01 Ferrandi, Fabrizio; F., Fummi; E., Macii; M., Poncino; Sciuto, Donatella
Symbolic optimization of FSM networks based on sequential ATPG techniques
1996-01-01 Ferrandi, Fabrizio; F., Fummi; E., Macii; M., Poncino; Sciuto, Donatella
Test generation for networks of interacting FSMs using symbolic techniques
1996-01-01 Ferrandi, Fabrizio; F., Fummi; E., Macii; M., Poncino; Sciuto, Donatella
Implicit test sequences compaction for decreasing test application cost
1996-01-01 R., Bevacqua; Ferrandi, Fabrizio; F., Fummi; L., Guerrazzi
Testability analysis of pipelined data paths
1996-01-01 G., Buonanno; Ferrandi, Fabrizio; Sciuto, Donatella
Testing Core-based Digital Systems: a Symbolic Methodology
1997-01-01 Ferrandi, Fabrizio; F., Fummi; E., Macii; M., Poncino; Sciuto, Donatella
Application of a testing framework to VHDL descriptions at different abstraction levels
1997-01-01 M., Bacis; G., Buonanno; Ferrandi, Fabrizio; F., Fummi; L., Gerli; Sciuto, Donatella
How an ''evolving'' fault model improves the behavioral test generation
1997-01-01 G., Buonanno; Ferrandi, Fabrizio; L., Ferrandi; F., Fummi; Sciuto, Donatella
Configuration-specific test pattern extraction for field programmable gate arrays
1997-01-01 Ferrandi, Fabrizio; F., Fummi; L., Pozzi; M. G., Sami
Property verification in the design of telecom applications
1997-01-01 M., Bombana; P., Cavalloro; Ferrandi, Fabrizio
VHDL testability analysis based on fault clustering and implicit fault injection
1998-01-01 F. S., Bietti; Ferrandi, Fabrizio; F., Fummi; Sciuto, Donatella
Implicit test generation for behavioral VHDL models
1998-01-01 Ferrandi, Fabrizio; Fummi, F.; Sciuto, Donatella
Power estimation of behavioral descriptions
1998-01-01 Ferrandi, Fabrizio; F., Fummi; E., Macii; M., Poncino; Sciuto, Donatella
Symbolic algorithms for layout-oriented synthesis of pass transistor logic circuits
1998-01-01 Ferrandi, Fabrizio; A., Macii; E., Macii; M., Poncino; R., Scarsi; F., Somenzi
Legenda icone
- file ad accesso aperto
- file disponibili sulla rete interna
- file disponibili agli utenti autorizzati
- file disponibili solo agli amministratori
- file sotto embargo
- nessun file disponibile